74LS78A یک فلیپفلاپ JK دو کاناله از خانواده LS (Low Power Schottky) است که در مدارات دیجیتال برای کاربردهایی مانند شمارندهها، حافظه موقت، شیفت رجیستر و همگامسازی دادهها استفاده میشود.این آیسی دارای دو فلیپفلاپ مستقل با ورودیهای J، K، CLK، CLR و PRE است و خروجیها به صورت مستقیم و معکوس ارائه میشوند.
⚙️ مشخصات فنی (Technical Specifications )
• نوع آیسی: فلیپفلاپ JK دو کاناله
• خانواده: LS (Low Power Schottky)
• تعداد پایهها: 14 پایه (DIP-14)
• ولتاژ تغذیه (VCC): 5V ±10%
• جریان مصرفی (Icc): حداکثر 8mA
• تاخیر انتقال (tpd): ~15ns
• دمای کاری: –40°C تا +85°C
• ویژگیها:
• دو فلیپفلاپ مستقل
• ورودیهای CLR و PRE فعال LOW
• خروجیهای Q و Q’
• ورودی کلاک با لبه منفی
⸻
🧩 پینآوت و عملکرد پایهها (Pin Functions )
پایهها از 1 تا 14 به ترتیب:
1. CLR1 – ورودی پاکسازی کانال 1 (فعال LOW)
2. CLK1 – ورودی کلاک کانال 1 (لبه منفی)
3. J1 – ورودی داده J کانال 1
4. K1 – ورودی داده K کانال 1
5. PRE1 – ورودی پیشتنظیم کانال 1 (فعال LOW)
6. CLR2 – ورودی پاکسازی کانال 2 (فعال LOW)
7. CLK2 – ورودی کلاک کانال 2 (لبه منفی)
8. J2 – ورودی داده J کانال 2
9. K2 – ورودی داده K کانال 2
10. PRE2 – ورودی پیشتنظیم کانال 2 (فعال LOW)
11. Q2’ – خروجی معکوس کانال 2
12. Q2 – خروجی کانال 2
13. Q1’ – خروجی معکوس کانال 1
14. Q1 – خروجی کانال 1
⸻
⚙️ خلاصه عملکرد پایهها
• CLR: پاکسازی خروجیها، فعال LOW
• PRE: پیشتنظیم خروجیها، فعال LOW
• CLK: همگامسازی دادهها با لبه منفی
• J / K: ورودی داده برای هر کانال
• Q / Q’: خروجی مستقیم و معکوس
⸻
🌟 نکات کاربردی
• اعمال سطح LOW به پایه CLR باعث ریست خروجیها میشود.
• اعمال سطح LOW به پایه PRE باعث پیشتنظیم خروجیها میشود.
• دادهها از پایه J و K وارد شده و با لبه منفی کلاک در خروجی ظاهر میشوند.
• خروجیهای Q’ برای دریافت سیگنال معکوس شده استفاده میشوند.
• مناسب برای طراحی فلیپفلاپ، شمارنده، شیفت رجیستر و مدارات همگام دیجیتال